第十章集成組合邏輯電路(課件)
- 文件下載：
-
- 文件介紹：
- 該文件為 ppt 格式，下載需要 0 積分
- 第十章集成組合邏輯電路(課件)
一、重點與難點
1、重點：1）半加器、全加器的電路結構及其邏
輯功能.
2）四位算術/邏輯運算單元74LS381的邏
輯功 能、引腳 圖及邏輯符號圖.
3）8421BCD編碼器、優先編碼器的邏
輯功能及引腳圖.
4）譯碼器、數據選擇器、數據分配器
的邏輯功能.
2、難點：1）十進制數七段數碼顯示譯碼器.
2）數據選擇器的擴展.
10.1.1 半加器電路
半加器是只考慮兩個加數本身相加，而不考慮來自低位進位的邏輯電路。設計一位二進制半加器，輸入變量有兩個，分別為加數A和被加數B；輸出也有兩個，分別為和數S和進位C。列真值表如表10.1所示。
由真值表寫邏輯表達式：
10.1 算術運算電路（第1、2學時）
數字系統的基本任務之一是進行算術運算。加法器是數字系統中最基本的運算單元。因為在數字系統中加、減、乘、除都是通過加法來實現。本節先介紹半加器電路，然后介紹集成算術/邏輯單元電路74LS381 。
畫出邏輯圖如圖10.1所示，它是由異或門和與門組成的，也可以用與非門實現。
10.1.2 全加器電路
全加器是完成兩個二進制數Ai和Bi及相鄰低位的進位Ci-1相加的邏輯電路。它與半加器的區別在于半加器只有加數和被子加數兩數相加而全加器不光有加數和被子加數還有相鄰低位的進位三數相加。
全加器的邏輯表達式...
熱門關鍵詞： 
